Els enginyers Electronics dissenyen CPU?

He començat a jugar amb l'electrònica fa un temps i fent portes lògiques simples utilitzant transistors. Sé que els circuits moderns integrats utilitzen el KADMOS en lloc de la lògica transistor-trastista. El que no puc evitar preguntar-me és com estan dissenyades CPU.

El disseny encara està fet en un nivell (sub)logic Porta, o ja no hi ha molta innovació en aquesta àrea i hem anat a un nivell més alt d'abstracció? Entenc com es construeix una ALU, però hi ha molt més a CPU que això.

D'on surten els dissenys dels milers de milions de transistors? Són majoritàriament generats pel programari o encara hi ha un munt d'optimització manual?

3 respostes 3

És molt probable que la CPU i el de SoC s'utilitzen per llengües de descripció del maquinari com Verilog i VHDL (dos grans jugadors).

Aquests idiomes permeten nivells diferents d'abstracció. A VHDL, podeu definir blocs lògics com entitats; conté entrades i ports de sortida. Dins del bloc podeu definir la lògica requerida. Suposeu que definiu un bloc amb l' entrada A, l' entrada B i la sortida C. Podeu escriure C fàcilment C = A i B; i bàsicament heu creat un bloc de port AND. Aquest és possiblement el bloc més simple que podeu imaginar.

Els sistemes digitals normalment estan dissenyats amb una jerarquia forta. Un pot iniciar el nivell superior amb funcions importants requereix una CPU: proccesor (multip?) Recordeu, PCI-express, i altres buss. Dins d' aquest autobús de nivell i senyals de comunicació entre memòria i procesor ja es poden definir.

Quan baixis un nivell, definirà els treballadors interns de fer alguna cosa de treball. Captura un exemple d'un microcontrolador, pot contenir una interfície AU. La lògica real necessària per crear una funció AU funcional està definida un nivell inferior. Aquí, es pot requerir molta altra lògica per generar i dividir el rellotge requerit, dades de memòria intermèdia (FIFO), informar de les dades a la CPU (alguns tipus de sistema d'autobús).

El més interessant del disseny VHDL i digital és la reutilització de blocs. Podríeu, per exemple, simplement copiar i despreciar el bloc d'RT AU al vostre nivell superior per crear 2 AURTs (bé, potser no tan fàcil, només si el bloc AURT és capaç de tractar-se!).

Aquest disseny no és cap tipus de disseny de nivell d'entrada. L' VHDL també pot ser "compilat" d'una manera que finalment es traduïa a les portes lògiques. Una màquina pot optimitzar això molt millor que un humà podria (i també més ràpid). Per exemple, els interns de bloc A requereix un gir abans de solucionar la senyal. Bloc B pren aquesta senyal de sortida i la torna a invertir. Bé, dos girs en sèrie no fan gaire bé? Correcte, així que pots deixar-los fora. No obstant això, en el disseny de "alt nivell" no podreu detectar els dos girs en sèrie. Un compilador pot optimitzar això molt més ràpid que un humà.

Bàsicament, el disseny del sistema digital conté la descripció de com hauria de tenir la lògica, i l'ordinador s'utilitza per esbrinar quina és la manera més eficient de posar les portes lògiques individuals.

Deixeu-me simplificar i expandir els meus comentaris anteriors i connectar els punts pels que semblen que ho necessiten.

El disseny encara està fet a un nivell (sub) de portalogica?

Sí.

El disseny es fa a molts nivells, el El nivell sublogic sempre és diferent . Cada encongeixció demana que la física més brillant, química, i un procés dinàmic experimenta com l'estructura d'un transistor canvia i geometria també canvis per compensar els sacrificis, ja que s'encongeix a nivells atòmics i Costa ~mil milions de dòlars Cada passa binari a mida. Per aconseguir la geometria del 14nm és una empresa enorme en R+D, el control del procés i la gestió i això encara és una subestimada!

- Ja no hi ha molta innovació en aquesta àrea? - No m'agrada. - Hi ha una innovació significativa i molt finançada en física semiconductora, a jutjar per la llei de Moore i el nombre de patents, no s'aturarà mai.

- Hem anat a un nivell més alt d'abstracció? - Mai va deixar de moure's. - Amb demanda per més nuclis, fent més en una instrucció com la CPU de l'ARM RISC, més potent entre els μC o la MC, intel·ligent RAM amb DDR4 que té ECC per omissió i sectors com ara la prioritat de flash amb bits de memòria urgent. - L'evolució de la CPU i els canvis arquitectònics mai s'aturaran.

Deixa'm donar-te una pista. Vés a fer una cerca de feina a la Intel·ligència, ADM, TI o AD per als enginyers i veure les descripcions de la feina.

- D'on surten els dissenys dels milers de milions de transistors? - Venia a afegir més 64 blocs de maquinari. Però ara, anar a nanotube fracassos, pensant que ha de canviar des de l'enfocament superior de blocs fins a la part inferior de Els nanotubs per fer que funcioni.

Són majoritàriament generats pel programari? Amb la llengua ferma plantada a la galta...

De fet, encara estan extraient dissenys des de l'àrea51 de naus espacials i tenen una manera d'anar-se'n. Fins que som totalment conformes amb un tub de nano-no. Un enginyer entra a la biblioteca i diu que la nVidia ens agradaria que ens unís aquí en aquest xip i Es converteix en una part, que entra en una macro-locks . La disposició es pot replicar com formigues a Toy history però el control explícit sobre totes les connexions s' ha de trobar manualment / comprovar- les així com usar el DRC i l' auto- escriptura per a la comparació. Les eines automatització de l' automatització s' estan actualitzant constantment per eliminar la duplicació i el temps perdut.

- Encara hi ha un munt d'optimització manual?

Tenint en compte que una companyia ha estalviat prou diners per pagar el teu sou eliminant només una oliva del sopar de la Primera classe, l'Intel estarà mirant de maneres d'eliminar tants àtoms com sigui possible dins del melic. Qualsevol excés de capacitat vol dir una calor desaprofitada, l'actuació i oops també més soroll, no tan ràpid...

Però realment la CPU creix com Tòquio, no la seva nit, sinó que desenes de milions de persones viuen ara amb una millora constant. No vaig aprendre a dissenyar a Univ. Però llegint i tractant d'entendre com funcionen les coses, vaig poder accelerar a la indústria bastant ràpid. Vaig tenir 10 anys d'experiència en els meus 1r irs a Aerospace, disseny d'instruments nuclears, disseny d'SCADA, disseny de processos, disseny de l'estació meteorològica Automatitzada i depuració, OCXO, RLF, 2 distància remota del Black Brandt Rockets... i aquest era només el meu treball 1. No tenia ni idea del que podia fer.

No et preocupis per milers de milions de transistors o tingueu por del que aprendre o quant has de saber. Segueix la teva passió i llegeix revistes comercials entre els teus somnis, i no semblaràs tan verd en el treball i ja no se sent com treballar.

Recordo haver de dissenyar un joc d'opmp com a part d'un examen una vegada, en 20 minuts. Mai l'he utilitzat, però puc reconèixer bé dels grans dissenys. Però llavors només tenia 20 transistors.

Però com dissenyar una CPU ha de començar amb un Spec., a saber; Per què dissenyar una CPU i fer punts de referència considerables per aconseguir tal com; Les instruccions de macro per segon (MIPS) (més important que el rellotge de la CPU), per exemple; - El xip d'Inium de la Intel·ligència està basat en el que anomenen un càlcul d' instruccions paral· lelament paral· lel (PIC). - El disseny de la CPU transmeta patentat amb un codi d' instruccions molt llarg perflisió de microprocessadors (VLIWCMM). Ells van demandar Intel·ligència el 2006, van tancar la botiga i es van establir per a ~$200 milions l'any 2007. - Rendiment per watt (PPW), quan costa poder > cost de xip (per a servidors) - Punt de recerca d'Ops Per Segon (FLOPS) per a l'actuació matemàtic.

Hi ha moltes mètriques més, però mai baseu la qualitat del disseny de la CPU en la seva velocitat GHz (mireu el mite)

Així doncs, quines eines de Jour necessiten per dissenyar la CPU? La llista no encaixava en aquesta pàgina des del disseny de física de nivell atòmic per activar el disseny físic EMIC, EM/RF al Front Fi Cor Test Motorer, on les habilitats necessàries inclouen; Simulació RTL del frontal - coneixement de l'arquitectura IA i de l'ordinador i del disseny de nivell del sistema - La verificació lògica i la simulació lògica usant el VHDL o el Verilog. - Una programació d'objectes orientat a objectes i diverses CPU, protocols de coherció.

Cap d'aquests no proporciona gaire detall, però interessant ningú menys. No ho accepto com una resposta. Altres han considerat la vostra pregunta en detall i han donat més esforç en intentar respondre en detall.