Quin és el valor del PCI per a un processador RISC?

Nombres multiplossos dos a la memòria A la dreta hi ha un diagrama que representa l' esquema d' emmagatzematge per a un Ordinador genèric. La memòria principal està dividida en localitzacions des de (file) 1: (column) 1 a (file) 6: (column) 4. La unitat d' execució és responsable de dur a terme tots els càlculs. No obstant això, la unitat d'execució Només es poden operar amb dades que s' han carregat en un dels sis registres (A, B, C, D, E o F). Diguem que volem trobar el producte de dos nombres - un emmagatzemat a la localització 2:3 i un altre emmagatzemat a la localització 5: 2 - i després Desa el producte de nou a la localització 2:3.

Apropeu el CISC L'objectiu principal de l'arquitectura de CISC és completar una tasca com Unes poques línies de assemblea tan possibles. Això s'ha aconseguit creant processador de construcció maquinari que és capaç d'entendre i executar una sèrie de Operacions. Per a aquesta tasca en particular, un processador CISC s'hauria preparat amb una instrucció específica (el cridarem "MULT"). Quan s' executa, això Les instruccions carrega els dos valors en caixes separades, multiplica el operands a la unitat d' execució, i després desa el producte en el Registre apropiat. Així, tota la tasca de multiplicar dos nombres pot S' ha completat amb una instrucció:

MULT 2: 3, 5: 2

L'ULT és el que es coneix com una instrucció complexa. Funciona directament als bancs de memòria de l'ordinador i no requereix el programador per a cridar explícitament qualsevol càrrega o emmagatzemar funcions. S'assembla molt a un ordre en un idioma de nivell superior. Per exemple, si deixem que "a" representi el valor de 2: 3 i "b" representa el valor de 5:2, llavors aquesta ordre és Impèntic a la declaració C "a = a * b."

Un dels avantatges principals d'aquest sistema és que el compilador Ha de fer molt poc treball per traduir una declaració d' idioma d' alt nivell Cap a l'assemblea. Perquè la longitud del codi és relativament curta, molt Es requereix una petita RAM per desar les instruccions. L'èmfasi es posa S' estan construint instruccions complexes directament al maquinari.

L'ISC Apropa't Processadors RISC només usen instruccions senzilles que poden ser S' ha executat dins d' un cicle de rellotge. Així doncs, l' ordre "MULT" descrita a dalt Es poden dividir en tres ordres separades: "LOAD," que mouen les dades Del banc de memòria a un registre, "PROD," que troba el producte de dos operands localitzats dins dels registres, i "STORE," que mouen les dades des d' un Registra't als bancs de memòria. Per tal de realitzar la sèrie exacta de passos S' ha descrit en l' aproximació CISC, un programador necessita el codi quatre línies de l' assemblea:

LOAD A, 2: 3 LOAD B, 5: 2 PROPER A, B MAGIPE 2: 3, A

Al principi, això pot semblar una manera molt menys eficient de S' ha completat l' operació. @ info: status Perquè hi ha més línies de codi, més RAM és Necessitava guardar les instruccions de nivell de muntatge. El compilador també ha de fer- ho Fes més feina per convertir una declaració d' idioma d'alt nivell en codi de Aquesta forma.

No obstant això, l'estratègia RISC també porta una mica d'important Els avantatges. Perquè cada instrucció requereix només un cicle de rellotge a Executar, tot el programa executarà aproximadament la mateixa quantitat de temps com a comandament multi- cicle "MULT." Aquesta RISC "reduïda Les instruccions " necessita menys transistors de l' espai maquinari que el complex Les instruccions, deixant més habitacions per als registres d'objectius generals. Perquè tots Les instruccions s' executen en una quantitat de temps uniforme (p. ex. Un rellotge), El paral· lelisme és possible.

S' estan sacrificant les instruccions "L'OD" i "STORE" de fet redueix la quantitat de treball que l' ordinador ha de realitzar. Després d'un estil CISC "MULT" L' ordre s' executa, el processador esborra automàticament el registre. Si S' ha d' usar un dels operands per a un altre càlcul, el processador Cal tornar a carregar les dades del banc de memòria en un registre. A RISC, la operand romandrà al registre fins que hi hagi un altre valor carregat A lloc.

L' equacions de rendiment La següent equació s' usa habitualment per expressar els ordinadors habilitat de rendiment:

RISC RoadlocksCity name (optional, probably does not need a translation) Malgrat els avantatges del processament basat en el RISC, les fitxes de RISC Va trigar una dècada a guanyar-se un peu al món comercial. Això ha estat En gran part degut a una manca de suport de programari.

Tot i que la línia Power Macintosh d'Apple presentava xips basats en l'ISC i el Windows NT era compatible amb l'ISC, Windows 3. 1 i Windows 95 van ser dissenyats amb CISC Processadors en ment. Moltes empreses no estaven disposats a tenir una oportunitat amb la La tecnologia RISC emergent. Sense interès comercial, desenvolupadors del processador No s'han pogut fabricar fitxes RISC en grans volums per fer-ne ells Un preu competitiu.

Un altre gran contratemps va ser la presència d'Intel·ligència. Tot i que la seva Les fitxes de CISC cada cop eren cada vegada més descomunicades i difícils de desenvolupar. Intel·ligència tenia els recursos per a l'arada a través del desenvolupament i produir poderosos processadors. Tot i que les fitxes RISC poden superar els esforços de la Intel·ligència en detalls En àrees, les diferències no van ser prou grans per persuadir als compradors a canviar. Les tecnologies.

L'observació global de l'ISISC Avui, l'Intel x86 és arguable l'únic xip que manté el CISC arquitectura. Això és degut principalment a avenços en altres àrees de tecnologia informàtica. El preu de la RAM ha disminuït radicalment. El 1977, 1MB de cost de DRAM sobre 5.000 dòlars. L'any 1994, la mateixa quantitat de costos de memòria només $6 (quan s'ajusta a la inflació). La tecnologia de Compilador també s'ha convertit en més sofisticat, per tant, l'ús RISC de la RAM i l'èmfasi en el programari té Sigues ideal.