Quina és l'estructura general de la CPU?

Unitat Aritmètica i lògica (ALU) - Una gran mostra de portes lògiques, aquest component tracta d'aritmètica bàsica com ara l'addició binària o la resta. És capaç de moltes funcions matemàtiques complexes, per exemple sinus, cosinus i divisió de punts flotants.

Unitat de control (UC) - Un component que co coordenades les diferents unitats dins del processador via l'ús de senyals de control que determinen el flux de dades cap a dins i al voltant del processador. Les instruccions es descodificaran en la unitat de control durant el cicle FDE.

A sota hi ha un diagrama incomplet d' un ordinador d'arquitectura Von Neumann típic

Identifica i explica la funció dels components A i B de dalt. [4]

Resposta:

Component A

• Nom: Unitat de control

• Explanació: Obtenir cada instrucció en seqüència, descodificar i sincronitzar-la abans d'executar-la enviant senyals de control a altres parts de l'ordinador.

Component B

• Nom: Unitat de lògica Accept ALU)

• El procés i la manipulació de les dades que solen consistir en operacions aritmètica o comparacions lògiques, permetent un programa prendre decisions.

Registre actual d' instruccions (CIR) - Conté les instruccions mentre es descodifica.
Acumulator (ACC) - S' han processat els resultats dels càlculs processats per la CPU (ALU).

Motiu per a la CIR i MDR: Pot semblar que la CIR i l' MDR sempre tenen el mateix valor. No obstant això, considereu una instrucció d'entrada. Si no hi hagués CIR, l' MDR tindria les instruccions d'entrada. No obstant això, quan les dades són d' entrada, el valor introduït sobreescriurà l' instrucció d' entrada a la MDR, per tant, la necessitat de la CIR i la MDR.

Els buss són una col·lecció de cables a través de les quals es transmeten les dades d'una part d'un ordinador a una altra. Aquests solen incloure:

Bus de dades - El camí al llarg de quines dades es transmeten, normalment entre la CPU i la memòria. Aquesta és una via mitja-duplex; les dades poden viatjar en qualsevol direcció, però només una alhora.
Bus d' adreça - Quan es desen les dades a/carregades de la memòria, l'adreça de la ubicació de la memòria a la que s' ha de desar/ carregar també s' ha d' enviar. L'adreça sempre viatja pel bus d'adreça. Aquest és un camí simplex; la CPU només envia l'adreça de la memòria, mai rep un de la memòria.
Bus de control - La Unitat de control envia i rep senyals de totes les parts de l'ordinador, assegurant que tots els processos ocorren en el moment correcte, en l'ordre correcte. Aquests senyals viatgen pel bus de control que està fet de diverses línies de control, incloent una línia d' interrupció, una línia de memòria que es llegeix i una línia d'escriptura de memòria a més del rellotge per sincronitzar operacions.
L' adreça en el comptador del programa es copia al registre de l' adreça de memòria.
El comptador del programa s' incrementa.
S' envia un senyal a la unitat de control de l' Bus per la Unitat de control a la memòria, mentre que l' adreça que es manté a la caixa de memòria de l' adreça de memòria s' envia a la memòria a través del bus d' adreces. El valor emmagatzemat a la memòria retorna a la CPU al llarg del bus de dades i es manté al registre de dades de memòria.
Aquest valor en el registre de dades de memòria es copia al registre actual d' instrucció.

La velocitat del rellotge del processador és el nombre de cicles FDE que pot realitzar per segon, per exemple 3. 4 GHz és 3,400.000, 000 cicles per segon. Com més alta és la velocitat del rellotge, més gran és el nombre de cicles FDE que poden passar cada segon, per tant, més altes velocitats del rellotge milloren el rendiment.

La memòria cau és la memòria que es construeix directament a la CPU. És molt més ràpid accedir a la RAM, ja que és molt més a prop dels registres que requereixen les dades, i també opera a una velocitat similar a la CPU, així que té molt poc retard comparada per recuperar les dades de la RAM. Conté múltiples nivells de memòria cau que difereixen de la mida i de la distància des de la CPU, Nivell 1, 2 i 3 cau. Nivell 1 és més proper a la CPU i és el més petit, mentre que el nivell 3 està més lluny de la CPU i és el més gran. La raó per la qual tota la memòria cau no és simplement el nivell 1 és més ràpid que la memòria de cost és més cara.

Les dades usades més freqüentment com les de l' OSM es desen a la memòria cau, permetent que el processador s' executi més ràpid ja que no ha de confiar en les recerques més lentes de la RAM tan sovint.

Un processador multicore és un que conté múltiples unitats diferents de processament dintre d' una sola CPU. Cada nucli pot operar independentment dels altres, i cadascun tindrà la seva pròpia memòria cau de nivells baixos, així com compartir una memòria cau d'alt nivell. Les diferents nuclis poden executar aplicacions diferents alhora durant la concepció, permetent que hi hagi més accions cada segon.

No obstant això, múltiples nuclis no sempre millora el rendiment del processador; si un nucli està processant una instrucció que depèn del resultat d' una altra instrucció, sent processat per un altre nucli, haurà d' esperar fins que el nucli torni un resultat abans que la instrucció pugui finalitzar el procés. Això pot causar penjar, on es malgasta un nucli mentre espera el resultat d' una altra execució de instruccions.

El conducte és un procés que es pot usar per millorar el rendiment d' una CPU. Funciona d'aquesta manera que mentre el processador es descodifica una instrucció, la següent instrucció es pot recuperar de la memòria. Això funciona millor en el codi a on la següent instrucció no depèn de la instrucció abans de... quan les branques de codi, la CPU haurà descodificat la següent instrucció errònia i haurà de "netejar les canonades" per desfer-se de les passes de recollida i descodificar- les.

Aquesta arquitectura té una unitat de control única i una única adreça, dades i bus de control. Funciona seqüencialment a través de instruccions, i desa instruccions i dades juntes en la mateixa unitat de memòria. No pot obtenir instruccions i executar una operació de dades alhora perquè totes dues dades i instruccions comparteixen un bus comú, això es coneix com un embotellador von Neumann. Les instruccions es fan en dos cicles de rellotge (de codi i execució).

Aquesta arquitectura és gairebé idèntica a Von Neumann, però desa dades i instruccions en unitats de memòria separades. La CPU també és capaç de llegir una instrucció i realitzar accés a la memòria alhora, fins i tot sense la memòria cau. Això és perquè hi ha autobusos separats per les dades i instruccions. És possible fer servir el conducte de l'arquitectura de Harvard, ja que ha separat la memòria per instruccions i dades amb autobusos separats, si s'utilitza el paral· lelisme, les instruccions es duen a terme en un simple cicle de rellotge.