Importa el GHz a la CPU?

Hi ha molt més a l'IPC que la velocitat del rellotge, així que vam prendre dues CPU AD amb el mateix nombre de memòria i velocitats similars i les vam posar en contra de l'altre. Com de bé actuaran quan estiga a punt? Els resultats podrien sorprendre't!

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Convidat

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

No ser pedantic, però veig això tot el temps. L'ICP és instruccions Per cicle, o instrucció Per Rellotge. Augmentar o reduint la velocitat del rellotge no té cap efecte en el PCP en absolut, perquè està definit com el nombre d' instruccions per rellotge independentment de com de ràpid o lent és el rellotge. Són dos nombres independents.

Una manera correcta de dir el que crec que vols dir és, "Hi ha molt més a l'actuació de la CPU que només la velocitat del rellotge" o "El CP és tan important com la velocitat del rellotge per al rendiment de la CPU."

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Ja veig.

però fa Ghz marcant la diferència un cop estigui establerta

(11900k @ 4. 0gz contra 5.3)

Aquesta és exactament la mena de confusió que pot causar l'esgone Farasing.

Per respondre a la teva pregunta, @Finegan1616 L'OCing la CPU incrementarà el rendiment proporcionalment (més o menys) a l'OC, però no pot afectar el PCP. Es pot pensar (més o menys) com a propietat de la CPU i és arquitectura específica, i és independent de la velocitat del rellotge. L'IPC és útil quan comparo diferents CPU a la mateixa velocitat del rellotge, que sona com el que van fer en el vídeo amb generacions diferents de CPU Ryzens (però encara no l'he vist malament).

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

La velocitat del rellotge és una mesura de quants cicles pot processar una CPU per segon. L'ICP és una mesura de quantes instruccions pot processar per cicle. Els dos valors combinats donen una idea de com de ràpid és la CPU. La velocitat del rellotge més alta o més alta del PCP podria incrementar el rendiment total de la CPU.

Tot i que l'IPC és essencialment un valor fix que depèn de l' arquitectura de la CPU. Això és una cosa que només es pot millorar pel fabricant amb una arquitectura més nova/millor. La velocitat del rellotge a l'altra banda és una cosa que pots influir en el punt de mira.

Per a fer les coses més complicades, el PCP pot dependre de la càrrega de treball en particular. Per exemple, una CPU pot processar dos sumes d' enters de 32 bits per cicle rellotge, però només una de 64 bits flotant de multiplicació. Així que el valor que obteniu per l'IPC varia segons el programari/benchmark que s' utilitza i quines instruccions fa servir.

Diferents arquitectura de la CPU poden tenir diferents punts forts i debilitats respecte al seu PCP (p. ex. Un és millor surant, l'altre millor en les matemàtiques enteres). Així doncs, la diferència de velocitat entre les arquitectures diferents pot variar depenent de la càrrega de treball en particular que s'utilitza per al punt de referència.

Recorda- te'n a qualsevol Cita o @mention D'altres, així que són Notifiction de la vostra resposta

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Comptador del nucli x Velocitat x IPC x TDP. En el món del servidor és molt sovint el TDP que determina el que es pot posar dins del sòcol també. Potser seria una manera valuosa de veure com un sistema de sòcol dual executant un parell de 3.9GHz 8 Xecres es compara amb alguna cosa com un sol sòcol filripper Pro amb 16 nuclis a la mateixa freqüència. El doble en comparació amb un sol sòcol millora o un rendiment pitjor? Encara hi ha un cas d'ús per a la configuració del sòcol 8 de nucli? Tenir 64 nuclis d'un sol sòcol no sempre funciona, no quan alguns programes encara desitja la freqüència sobre els nuclis i els límits del TDP.

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Encara que això és fàcil i prova d'explicar el que fa una diferència de l'arquitectura de la CPU. Ignora el tema ampli de Instructures establerts I perdre's com l'evolució de les plataformes CISC i RISC ha causat aquest rendiment augmenta.

Crec que això podria haver estat millor cobert usant el Quake i la seva implementació d'inversa Plaça Root. Aquest és un exemple de codi informàtic que va passar de virtual a una instrucció de maquinari real. L'altre enfocament modern per al codi ordinador és Singe instrucció Múltiples dades (SIMD) .

Et convidaria a recuperar-te L' garatge de Daveobject name (optional) Té una gran crisi de la ciència darrere de l'arrel ràpida del Quake.

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Intentaré mantenir-me curt... Però després d'haver estudiat el disseny d'arquitectura de l'ordinador durant més d'una dècada s'hi planteja una opinió quan es tracta de vídeos sobresimpluirs com aquests.

Primer, l'IPC com a terme és una mica estúpid en aquest moment. Des de que entra en conflicte amb el terme IPC. Ie, Interprocessament de processos, un tema que és bastant central per a més carregadors de treball. La taxa d' instruccions per cicles podria usar un altre terme en comptes del cicle per instrucció.

Crec que l'IR per a la taxa d'imatges funciona millor, ja que no és un conflicte amb res més en el disseny de l'arquitectura de l'ordinador. O almenys res tan sol ser aplicable per discutir sobre el rendiment global d' una implementació determinada. (I una "taxa" és una mesura que es mesura en contra d'una altra mesura. Com la mitjana d' instruccions en un cicle típic.) Tot i que també hauríem de considerar la diferència entre la taxa d'investència teòrica, i de veritat les que s'han observat. També hi ha la taxa d'investigacions en sèrie teòricas d'una implementació donada, això és bastant important fins al punt que succeeixin les aplicacions en línia. (Però per explicar-ho ens caldrà una immersió profunda en les intèricies de l'execució de l'ordre, però en poques ocasions, l'execució de l'ordre és el terme paral·lelisme entre instruccions que no depenen estrictament l'un de l'altre. Les crides a instrucció depenen totalment de les trucades anteriors no veuran cap benefici de l'execució de l'ordre i en general es reduiran per la lògica de control addicional necessària per aquesta funció. Ie, per ordre és un bon equilibri entre el general i el paral·lelisme. (I jo no hauria d'entrar en com les branques, els llocs, i els diversos fils simultanis fan que els sistemes d'ordres siguin encara més divertits en algunes interpretacions. Però n'hi ha prou per dir, que per ordre pot descuidar tot el problema si el descodificador pot mantenir el ritme. Però els llocs inevitables es poden resoldre per un grau més alt de STT, ja que estadísticament els nostres altres fils no és probable que s'acosti al mateix temps. A més, més de x2 SMT fa que Port Smash sigui una semi no res, sobretot perquè cap fil és realment aleatori en el seu comportament i pot haver-hi gairebé impossible filtrar des del nostre objectiu, però això és més cert si tenim molts fils per nucli.) )

Llavors tenim la pregunta de per què les velocitats del rellotge han disminuït durant l'última dècada i mitja.

La resposta és simple. I en part és tèrmica i els reptes d'enfonsament de calor segueixen amb el consum d'energia creixent. Però també és degut a la comprensió del paral·lelisme. Durant un temps les CPU s'estan executant a velocitats molt més altes del que realment eren eficients. Canviant a dissenys més complexos tenien els seus propis efectes secundaris, principalment que eren més difícils de refredar, però l'àrea augmentada pels nuclis va fer la vida per als dissenyadors d'enfonsament com a mínim una mica menys boja. (No és una coincidència que els rellotges paren d'incrementar quan van arribar dissenys de base al mercat. El mateix fenomen es pot observar en altres arquitectures anteriors, i millores en el sistema d'ordres també va fer que la persecució de velocitats del rellotge més alts sigui menys atractiva. Tot i que, les velocitats del rellotge encara augmenten, només molt més lent.)

Però no sempre són els interns del nucli que defineix el rendiment màxim. Hi ha embotons potencials per tot arreu. Sigues la banda de banda del nostre sistema de cau, com està estructurat, i el pressupost de retard que les nostres cues (precarregant, descodificar, sense ordre) L'oferta. Tot i que, per algunes aplicacions, la banda principal de banda de memòria pot ser el veritable coll i la memòria cau rarament pot arreglar aquest problema per a més aplicacions intensives de memòria. (Per a un exemple, si saltem a l'atzar en un conjunt de dades que nana la nostra memòria cau 10/1, llavors només tenim una probabilitat del 10% que les nostres dades estiguin a la memòria cau, si el nostre fil té tota la nostra memòria cau per a si mateixa. I, de fet, això probablement no passarà mai. I aquestes carreges intensives de memòria no són rares, tot des de la foto i l'edició de vídeo, física de partícules, representació 3D, xarxes neuronals, o altres grans conjunts de dades com un nan de Fortalesa World que rep simulats.

Però almenys el vídeo no s'ha atrevit al forat del conill que és RISC contra CISC, ja que aquest debat és francament una mica ximple aquí a Internet. (la gent típica de cometes fa que "ISC tingui menys instruccions per executar la mateixa càrrega de treball i per acabar més ràpid." és completament incorrecte... RISC segueix la filosofia que només hauria de tenir explícitament les eines que realment necessita, una eina de nínxol que és realment bona per a una estranya aplicació es pot deixar. Mentre que a CISC, a ningú no li importa i inclou tot menys l'enfonsament de la cuina. (Estic molt sobresimplificant aquí! Hi ha més diferències definides entre els termes.) Tot i que, per a una aplicació que ha d' usar instruccions, cal compilar el codi amb ells en ment. L'Ie, la CPU més antiga vol donar suport, les menys noves característiques s'utilitzaran pel més elegant, i les CPU no són màgia, normalment no s'adonen que es pot executar algunes altres instruccions en comptes de la instrucció 100 llargs codi.)

Encara que hauria de fer un prototip de la meva pròpia CPU algun dia i enviar un canvi. Crec que LT el trobaria per desgràcia dir-ho com a mínim. (és una arquitectura estranya, va començar la vida com una arquitectura de 48 bits RISC, però ara és més CISC en termes de la seva cartera d' instruccions, però RISC en el seu mecanisme per a realitzar instruccions. I és optimitzat per un sistema de cau monolètic, per tant no L1, 2 i 3, i fa matemàtiques fraccionals en comptes de flotar. A més, només és 48 bits en el seu espai d'adreça per a estalviar en els requeriments de banda de memòria i obtenir un codi global més dens gràcies als punters més petits. I en el moment en què un necessita més de 256TB de la RAM, llavors un no s'interessa especialment en l'accés de memòria directa independentment de que d'altres sistemes de gestió de dades tinguin grans avantatges per llavors. No és que aquesta arquitectura se centra en aplicacions HPC independentment.)

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Seria agradable si l'equip LTT realment desassemblava les seves aplicacions de prova per veure quines instruccions especialitzades es depenen. Els classificava amb tipus de "gran treball." Sempre hi ha molts canvis a com gestionar les instruccions especials de la CPU al llarg del temps. Mireu la família AVX, per exemple, hi ha 3 variants i l'AD només en permet dues.

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Hi ha molt més que l'AVX a ser just. Tot i que una aplicació indicada es pot compilar per CPU que fins i tot considera SSE1 com a una nova extensió elegant. I això és una cosa que molts fabricants de CPU han de tenir en compte, quan s' usa una nova característica rarament degut a l' arranjament per omissió en la majoria de compiladors i d'aquesta manera.

Per tant, en execució de punts de referència a les noves CPU rarament dóna una bona imatge del veritable bloqueig en el rendiment, només com el programari s'actualitza per fer ús de les noves instruccions afectarà al rendiment que el fabricant havia previst.

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Et convidaria a recuperar-te L' garatge de Daveobject name (optional) Té una gran crisi de la ciència darrere de l'arrel ràpida del Quake.

L'ISA ja no sembla tenir cap diferència significativa, ja que les tècniques emprades per millorar el rendiment (duent, paral· lelisme, execució OoO, SIMD, etc) són bastant similars entre les principals arquitectura CISC i RISC. I francament, la línia ha estat molt borrosa com a x86 ha adoptat operacions internes més semblants a l'ISISC, mentre que l'ARM s'ha convertit en més complexes.

En aquest moment, sento que l'ISISC contra la CISC ha de ser totalment discutida. Dissenyeu la ISA per fer la tasca. Sigui el que sigui categoritzat com és irrellevant.

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

Convidat

Aquesta és exactament la mena de confusió que pot causar l'esgone Farasing.

Com dimonis pot un vídeo com aquest fins i tot ser necessari en aquest dia?

Creia que el món s'havia adonat que GHz era el factor important de tornada quan l'Athlon XP s'ha llançat.

Ho vaig veure quan vaig tornar a casa.

Sembla que PFC = CSxIP

En altres paraules, dir-ne una és més important que flexionar la vostra ignorància, però per avui, gairebé totes les CPU poden rellotgear més de 4Ghz, de manera que es pot confiar en el PCP, suposant que és d'una empresa coneguda com Intel·ligència o ADD

Ho sé bé, fins i tot vaig anar a la longitud de calcular les instruccions per segon a algú aquí en els fòrums:

No hi ha cap resposta.

Suposem que un món on aquests dos productes poden existir i suposem que el PCP (traducció per rellotge, "el que pot fer per Hz') és el mateix:

Tot i així, dependrà del programa.

El programa és molt paral·lelitzat o no?

Crec que la majoria de programes executarien més ràpid en una CPU de 8Ghz 1 de nucli, només perquè poden fer les tasques un rere l'altre. Però algunes tasques no requereixen una única tasca per a fer-ne una després de l'altra, però pot necessitar múltiples tasques fetes alhora.

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

En aquest moment, sento que l'ISISC contra la CISC ha de ser totalment discutida. Dissenyeu la ISA per fer la tasca. Sigui el que sigui categoritzat com és irrellevant.

També val la pena no acceptar que les implementacions siguin molt més importants que l'ISA, segons Jim Keller:

Enllaç a comentari

Comparteix en altres llocs

Enllaç a l' article

Comparteix en altres llocs

La meva CPU només va a 3,2 GHz i encara supera els sistemes 4 GHz en una sola actuació filada